[Thread Ufficiale] AMD RYZEN AM5 ZEN4

[ninja750]

Originariamente inviato da paolo.oliva2

Cioè... se oggi un 7950X/14900K costassero 800$, ci sarebbe margine anche per un raddoppio dei core... un X32... ma con un 7950X sotto i 500$, aumentare del 50% i core se4 non +100%, non c'è un gran margine, ivi compreso che la prestazione di oggi è enorme ed in MT un 7950X basta ed avanza

io non parlo in alto, se non marginalmente

dico di mettere come entry il 8/16 (ovviamente prezzato come il 6 di oggi) che già oggi produci a costi irrisori e cancellare il 6/12 relegandolo a notebook o simili

e se proprio volessimo la ciliegina sulla torta, aggiungere sopra al 16/32 un miserrimo 18/36 chiaro vorrebbe dire rivedere i core per chiplet ma con gli scarti penso lo possano fare già oggi cioè prevederne 9/10 per chiplet (la nanometria di oggi ti permetterebbe di farlo) e rivedere tutto quello che c'è sotto con scarti e scarti degli scarti

[ionet]

se devono riprogettare un chiplet, non ha senso stravolgere tutto per aggiungere uno o due core, tocca sentire chi ne sa abbastanza ma sembra che il tutto segue uno schema preciso per ridurre latenze, e per far far lavorare il tutto in sincronia
cioe' un chiplet a 9 core manderebbe tutto alle ortiche

si suppone visto che amd gia' li produce, "se possibile" di miscelare chiplet da 8 core zen full, insieme a chiplet da 16 core zenC
oppure un'altra soluzione che e' gia' in vendita(8500G) e un altro e' in arrivo (strix point) di creare chiplet nativi a 12 core, ma miscelati zen full/zenC
per strix point si prevedono 4 core full piu' 8 zenC, 24MB di cache

un chiplet nativo in questa configurazione e' un ottima soluzione, 12c/24t per i singoli chiplet, 24c/48t per i dual
e con i 3nm i 48MB di l3 sono assicurati
anche se cuttati minimo 8/16core, ma per la fascia bassa conviene per lo piu' di monolitici o vecchia gen in saldo

[ionet]

nuovo rumors(da prendere con le pinze)

zen5 testato in ST con cpu-z forse a 5.8GHz
punteggio simile al 14900k e piu' 19% rispetto al 7950x

https://wccftech.com/amd-ryzen-grani...-faster-7950x/

se vero ci si puo' estrapolare qualcosa per quanto riguarda l'ipc generale

[paolo.oliva2]

Originariamente inviato da ionet

nuovo rumors(da prendere con le pinze)

zen5 testato in ST con cpu-z forse a 5.8GHz
punteggio simile al 14900k e piu' 19% rispetto al 7950x

https://wccftech.com/amd-ryzen-grani...-faster-7950x/

se vero ci si puo' estrapolare qualcosa per quanto riguarda l'ipc generale

Alla buona sarebbe <+19% sottraendo i +100MHz di frequenza del 9950X... la finestra sarebbe quella, ma il mio fa 815 (vedi firma) e non 767 in CPU-Z (RS-DU)... e bisognerebbe vedere le frequenze massime reali, perchè il 7950X non è 5,7GHz ma fino a 5,850GHz (+150MHz), di conseguenza bisognerebbe vedere se i 5,8GHz sarebbero 5,8GHz o possibili 5,950GHz. Poi nel bench ST basta un'applicazione che faccia una chiamata che ti sballerebbe il bench... meglio sarebbe un bench MT, anche perchè alla fin fine la performances ST vale fino a max 3 core sotto carico.

Personalmente trovo "logico" che Zen5 guadagni meno in ST rispetto che in MT vs 7950X, in quanto a parità di IPC, l'N4P/N4X diovrebbe garantire un aumento dell'efficienza superiore rispetto all'aumento della frequenza massima PP. In poche parole... una cosa sono +100MHz in frequenza massima, tutt'altra è la frequenza massima ottenibile a parità di consumo tra 4nm e 5nm. Mi pare si parlasse di +10% del 4nm sul 5nm, ma senza specificare a che frequenza e comunque bisogna tenere conto quanto il core Zen5 consuma di più rispetto al core Zen4.
Esempio... 5,8GHz vs 5,7GHz per Zen5 vs Zen4 è una cosa (+100MHz), ma potremmo avere 5,5GHz sotto carico 100% per il 9950X vs 5,3GHz del 7950X. Manca poco.

Comunque ci sono cose interessanti in quell'articolo:

Altri dettagli menzionati in questa fuga di notizie includono una nuovissima interconnessione in tessuto infinito che dovrebbe essere di buon auspicio per la comunicazione da CCD a CCD e IOD. Ci sono anche segnalazioni di un aggiornamento dell'IMC (Memory Controller) e, infine, si afferma che le prestazioni della CPU Zen 5 standard dovrebbero superare quelle dei chip Zen 4 3D V-Cache nei giochi.

Praticamente dovrebbero migliorare le prestazioni inter-CCD e Inter IOD (frequenze più alte IF?), l'MC con supporto nativo DDR5 più veloci (questo lo si sapeva), e la chicca è un Zen5 liscio > FPS di Zen4 3D.

Inoltre, abbiamo notato che le voci indicano un aumento dell'IPC vicino al 10% con alcuni carichi di lavoro specifici che spingono i miglioramenti delle prestazioni fino al 40%

Questo a me pare un'idiozia, perchè l'affermazione sarebbe valida nel caso di un aumento delle frequenze silicio enorme, cioè +10% IPC e la differenza per arrivare al +40% dalle frequenze... (impossibile), o allora bisogna cambiare l'aumento IPC, cioè da MINIMO +10% a MASSIMO +40%, ma allora non si può parlare di aumento IPC (inteso come medio) del +10%.
Per me è semplicemente marketing... AMD ha fatto trapelare +10% di IPC (vero, ma minimo) aumentando l'hype con +40%... e poi si scoprirà che è tutto vero, +10% aumento IPC minimo, ~+20% aumento IPC medio, fino a +40% sommando IPC e silicio.

P.S.
E comunque quell'ES sarebbe ovviamente un ES pre-produzione, la fase ultima degli ES, perchè l'avere la frequenza massima 5,8GHz pari a quella che dovrebbe essere commerciale, la dice lunga sulla tempistica della commercializzazione.

[paolo.oliva2]

Originariamente inviato da ninja750

io non parlo in alto, se non marginalmente

dico di mettere come entry il 8/16 (ovviamente prezzato come il 6 di oggi) che già oggi produci a costi irrisori e cancellare il 6/12 relegandolo a notebook o simili

e se proprio volessimo la ciliegina sulla torta, aggiungere sopra al 16/32 un miserrimo 18/36 chiaro vorrebbe dire rivedere i core per chiplet ma con gli scarti penso lo possano fare già oggi cioè prevederne 9/10 per chiplet (la nanometria di oggi ti permetterebbe di farlo) e rivedere tutto quello che c'è sotto con scarti e scarti degli scarti

Nel CCX i core condividono la L3



8 core = L3 16 vie.

Se aumenti i core, la L3 deve ovviamente aumentare le vie. e ciò ha un costo.
A sto punto molto meglio abbassare i prezzi, cioè proponendo gli X8 al costo degli X6, ma dopo i die fallati dove li butti?

A mio parere... leggendo le info su Zen6, aumento del CCX da 8 a 16 e 32 core, per me AMD lo ha già fatto il lavoro R&D a livello di CCX/L3, ma lo deve rendere operativo commercialmente, e questo è possibile o impilando per sopperire ad una densità nanometria silicio oggi non disponibile, o aspettare l'aumento di densità da PP basati sulla nanometria madre 3nm o aspettare il 2nm.

[Gyammy85]

Originariamente inviato da ionet

nuovo rumors(da prendere con le pinze)

zen5 testato in ST con cpu-z forse a 5.8GHz
punteggio simile al 14900k e piu' 19% rispetto al 7950x

https://wccftech.com/amd-ryzen-grani...-faster-7950x/

se vero ci si puo' estrapolare qualcosa per quanto riguarda l'ipc generale

Praticamente il 19% dato che il 7950x boosta uguale, questi sono magari es quindi a 6 ghz finali arrivano
CPUZ è proprio grezzo, su altri bench sarà di più

[ninja750]

Originariamente inviato da paolo.oliva2

Se aumenti i core, la L3 deve ovviamente aumentare le vie. e ciò ha un costo.
A sto punto molto meglio abbassare i prezzi, cioè proponendo gli X8 al costo degli X6, ma dopo i die fallati dove li butti?

hanno abbandonato i 1 core i 2 core e i 4 core.. lo faranno anche con i 6 senza farsi sta domanda no?

[paolo.oliva2]

Originariamente inviato da ninja750

hanno abbandonato i 1 core i 2 core e i 4 core.. lo faranno anche con i 6 senza farsi sta domanda no?

Ma guarda che infatti è una barzelletta, perchè alla fin fine non ci vedo chissà che perdita se fossero buttati.
Cioè, se si fanno i conti, costo wafer, grandezza chiplet, praticamente ogni die costerebbe poco più di 16$, considerando tutto, cioè dai fallati totali, fallati parziali a perfetti e selezione top... .
Ovviamente il prezzo del die viene valutato come medio, comprensivo dei fallati totali e parziali... ma considerando la resa e quant'altro, difficilmente si supererebbero i 20$ a die perfettamente funzionante come X8, certamente meno della differenza di prezzo, circa 50$ tra un X6 ed un X8.
Io mi chiedo se non sarebbe ora di passare ad un CCX X16 già ora, magari evitando la produzione monolitica X16 a favore di una impilazione di X8 + X8 e relativa L3.
Mi pare assurdo l'avere cellulari X8 e considerare un sistema PC, che per quanto di fascia bassa, lo si prende per ottenere una prestazione superiore ad un cellulare, l'avere meno core di un cellulare?

[Ubro92]

Gli smartphone usano un'architettura ibrida, con core ad alte prestazioni e core a bassi consumi.

In genere il layout da 8 core per i soc arm varia in base alla fascia e il PL, per gli smartphone di fascia alta ci sono solitamente 4 p-core e 4 e-core e un pl che può variare da 7 a 10w, i mid hanno solitamente 2 p-core e 6 e-core e un pl di 5w, e la fascia bassa può anche avere 8 e-core.

Ovviamente é una generalizzazione, ci sono anche un soc di fascia media con lo stesso layout della fascia alta ma strozzato sui clock.

Sul mobile AMD già utilizza un layout ibrido, strix point ha 4xZen5+8xZen5c, ma é un unico die monolitico.

Sul desktop non avrebbe senso metterne due ibridi, soprattutto per le varianti con cache 3d.

Avrebbe più senso nel desktop avere un die da 8 core Zen, e un secondo die con 16 core ZenC, ciò sgraverebbe anche molto il kernel per allocare i giusti carichi dato che tutti i core piu prestanti hanno tutti l'accesso alla cache 3d, probabilmente se ne parla con Zen 6, anche perché servono memorie veloci per star dietro a tutti questi thread.

Inviato dal mio M2012K11AG utilizzando Tapatalk

[An.tani]

Originariamente inviato da Ubro92

Sul desktop non avrebbe senso metterne due ibridi, soprattutto per le varianti con cache 3d.

Avrebbe più senso nel desktop avere un die da 8 core Zen, e un secondo die con 16 core ZenC

spero AMD stia lavorando a qualcosa di analogo all' x86s perchè credo che eliminare tutta la retro compatibilità a 32 16 8 bit possa essere un buon modo per snellire i core

[paolo.oliva2]

Nel confronto set istruzioni Zen5, di nuovo c'è quello.

[paolo.oliva2]

Originariamente inviato da Ubro92

Gli smartphone usano un'architettura ibrida, con core ad alte prestazioni e core a bassi consumi.

In genere il layout da 8 core per i soc arm varia in base alla fascia e il PL, per gli smartphone di fascia alta ci sono solitamente 4 p-core e 4 e-core e un pl che può variare da 7 a 10w, i mid hanno solitamente 2 p-core e 6 e-core e un pl di 5w, e la fascia bassa può anche avere 8 e-core.

Ovviamente é una generalizzazione, ci sono anche un soc di fascia media con lo stesso layout della fascia alta ma strozzato sui clock.

Sul mobile AMD già utilizza un layout ibrido, strix point ha 4xZen5+8xZen5c, ma é un unico die monolitico.

Sul desktop non avrebbe senso metterne due ibridi, soprattutto per le varianti con cache 3d.

Avrebbe più senso nel desktop avere un die da 8 core Zen, e un secondo die con 16 core ZenC, ciò sgraverebbe anche molto il kernel per allocare i giusti carichi dato che tutti i core piu prestanti hanno tutti l'accesso alla cache 3d, probabilmente se ne parla con Zen 6, anche perché servono memorie veloci per star dietro a tutti questi thread.

Inviato dal mio M2012K11AG utilizzando Tapatalk

Io preferirei avere la medesima prestazione MT di un 7950X X16 230W con un X24 120W... e avere la scelta se portare un X24 a 230W o 300W se voglio più prestazione... siamo a X16/32TH tanti quanti il 2950X sul 7nm, e siamo sul 4nm se non 3nm.
Per la banda per me non c'è problema... io ci ho sbelinato in lungo ed in largo con il 7950X ed anche con DDR5 4800 CL40 non ho alcun problema di banda... con le 8800 Jedec passeranno a >10.000 EXPO... ci starebbe dentro pure un X32/64TH, un X24/48TH starebbe in XXL .

Qualcosa mi dice che Intel obbligherà AMD ad aumentare il core-count.

[WarSide]

https://en.wikipedia.org/wiki/X86_vi...ization_(AMD-V) correva l'anno 2006.